国内精品 视频推荐

    1. <p id="43la4"></p>

        <pre id="43la4"></pre>

        <td id="43la4"></td><table id="43la4"><option id="43la4"></option></table>
        <td id="43la4"><strike id="43la4"></strike></td>
        <p id="43la4"></p>
        <p id="43la4"><strong id="43la4"><xmp id="43la4"></xmp></strong></p>
        1. 如何利用PCB分層堆疊控制EMI輻射(一)

          處理EMI問題的辦法很多,現代的EMI按捺辦法包括:利用EMI按捺涂層、選用合適的EMI按捺零配件和EMI仿真規劃等。本文從最基本的PCB布板出發,評論PCB分層堆疊在操控EMI輻射中的效果和規劃技巧。

          電源匯流排

          在IC的電源引腳鄰近合理地安頓適當容量的電容,可使IC輸出電壓的跳變來得更快??墒?,問題并非到此為止。由於電容呈有限頻率響應的特性,這使得電容無法在全頻帶上生成潔凈地驅動IC輸出所需求的諧波功率。除此之外,電源匯流排上構成的瞬態電壓在去耦路徑的電感兩頭會構成電壓降,這些瞬態電壓就是主要的共模EMI攪擾源。咱們應該怎樣處理這些問題?

          就咱們電路板上的IC而言,IC周圍的電源層能夠看成是優秀的高頻電容器,它能夠搜集為潔凈輸出提供高頻能量的分立電容器所走漏的那部份能量。此外,優秀的電源層的電感要小,然后電感所合成的瞬態信號也小,然后下降共模EMI。當然,電源層到IC電源引腳的連線有必要盡或許短,因為數位信號的上升沿越來越快,最好是直接連到IC電源引腳所在的焊盤上,這要別的評論。為了操控共模EMI,電源層要有助於去耦和具有滿足低的電感,這個電源層有必要是一個規劃相當好的電源層的配對。有人或許會問,好到什么程度才算好?問題的答案取決於電源的分層、層間的資料以及工作頻率(即IC上升時間的函數)。一般,電源分層的間隔是6mil,夾層是FR4資料,則每平方英寸電源層的等效電容約為75pF。

          明顯,層間隔越小電容越大。上升時間為100到300ps的器材并不多,可是依照現在IC的發展速度,上升時間在100到300ps范圍的器材將占有很高的比例。對於100到300ps上升時間的電路,3mil層間隔對大多數使用將不再適用。那時,有必要選用層間隔小於1mil的分層技能,并用介電常數很高的資料代替FR4介電資料?,F在,陶瓷和加陶塑料能夠滿意100到300ps上升時間電路的規劃要求。雖然未來或許會選用新資料和新辦法,但對於今日常見的1到3ns上升時間電路、3到6mil層間隔和FR4介電資料,一般滿足處理高端諧波并使瞬態信號滿足低,就是說,共模EMI能夠降得很低。本文給出的PCB分層堆疊規劃實例將假定層間隔為3到6mil。

          電磁屏蔽從信號走線來看,好的分層戰略應該是把一切的信號走線放在一層或若干層,這些層緊挨著電源層或接地層。對於電源,好的分層戰略應該是電源層與接地層相鄰,且電源層與接地層的間隔盡或許小,這就是咱們所講的“分層"戰略。

          PCB堆疊什么樣的堆疊戰略有助於屏蔽和按捺EMI?以下分層堆疊計劃假定電源電流在單一層上活動,單電壓或多電壓散布在同一層的不同部份。多電源層的情形稍后評論。

          4層板

          4層板規劃存在若干潛在問題。首先,傳統的厚度為62mil的四層板,即使信號層在外層,電源和接地層在內層,電源層與接地層的間隔依然過大。

          假設本錢要求是第一位的,能夠考慮以下兩種傳統4層板的代替計劃。這兩個計劃都能改善EMI按捺的功能,但只適用於板上元件密度滿足低和元件周圍有滿足面積(放置所要求的電源覆銅層)的場合。第一種為首選計劃,PCB的外層均為地層,中心兩層均為信號/電源層。信號層上的電源用寬線走線,這可使電源電流的路徑阻抗低,且信號微帶路徑的阻抗也低。從EMI操控的視點看,這是現有的最佳4層PCB結構。第二種計劃的外層走電源和地,中心兩層走信號。該計劃相對傳統4層板來說,改進要小一些,層間阻抗和傳統的4層板相同欠佳。假設要操控走線阻抗,上述堆疊計劃都要十分小心腸將走線布置在電源和接地鋪銅島的下邊。別的,電源或地層上的鋪銅島之間應盡或許地互連在一起,以確保DC和低頻的銜接性。

          6層板

          假設4層板上的元件密度比較大,則最好選用6層板??墒?,6層板規劃中某些疊層計劃對電磁場的屏蔽效果不夠好,對電源匯流排瞬態信號的下降效果甚微。下面評論兩個實例。

          第一例將電源和地分別放在第2和第5層,由於電源覆銅阻抗高,對操控共模EMI輻射十分晦氣。不過,從信號的阻抗操控觀念來看,這一辦法卻是十分正確的。第二例將電源和地分別放在第3和第4層,這一規劃處理了電源覆銅阻抗問題,由於第1層和第6層的電磁屏蔽功能差,差模EMI添加了。假設兩個外層上的信號線數量最少,走線長度很短(短於信號最高諧波波長的1/20),則這種規劃能夠處理差模EMI問題。將外層上的無元件和無走線區域鋪銅填充并將覆銅區接地(每1/20波長為間隔),則對差模EMI的按捺特別好。如前所述,要將鋪銅區與內部接地層多點相聯。通用高功能6層板規劃一般將第1和第6層布為地層,第3和第4層走電源和地。由於在電源層和接地層之間是兩層居中的雙微帶信號線層,因此EMI按捺能力是優異的。該規劃的缺點在於走線層只有兩層。前面介紹過,假設外層走線短且在無走線區域鋪銅,則用傳統的6層板也能夠完成相同的堆疊。另一種6層板布局為信號、地、信號、電源、地、信號,這可完成高檔信號完整性規劃所需求的環境。信號層與接地層相鄰,電源層和接地層配對。明顯,不足之處是層的堆疊不平衡。這一般會給加工制作帶來費事。處理問題的辦法是將第3層一切的空白區域填銅,填銅后假設第3層的覆銅密度接近於電源層或接地層,這塊板能夠不嚴格地算作是結構平衡的電路板。填銅區有必要接電源或接地。銜接過孔之間的間隔依然是1/20波長,不見得處處都要銜接,但抱負情況下應該銜接。

           

          緯亞PCB設計

          最專業的PCB設計及生產定制服務商!

          聯系我們
          国内精品 视频推荐
          1. <p id="43la4"></p>

              <pre id="43la4"></pre>

              <td id="43la4"></td><table id="43la4"><option id="43la4"></option></table>
              <td id="43la4"><strike id="43la4"></strike></td>
              <p id="43la4"></p>
              <p id="43la4"><strong id="43la4"><xmp id="43la4"></xmp></strong></p>